## 中華民國專利公報 [19] [12]

[11]公告編號: 395040

[44]中華民國 89年 (2000) 06月21日

發明

全 3 頁

[51] Int.Cl 06: H01L23/522

稱:整合鎢插塞與銅金屬內連線的金屬化製程 [54]名

[21]申請案號: 087120352

[22]申請日期:中華民國 87年 (1998) 12月08日

[72]發明人:

劉重希

新竹市自由路一○一號八樓之五

[71]申請人:

台灣積體電路製造股份有限

新竹科學工業園區新竹縣園區三路一二一號

公司

[74]代理人: 洪澄文 先生

1

[57]申請專利範圍:

- 1.一種整合鎢插塞與銅金屬內連線的金屬 化製程,包括下列步驟:
  - (a)提供一覆蓋有介電層之半導體基底;
  - (b)於該介電層中形成包含內連線溝槽 和接觸窗的雙層嵌入式結構,露出部分 該半導體基底的表面;
  - (c)以選擇性鎢沈積法於該接觸窗中形成 一鎢插塞;
  - (d)形成一阻障層於該內連線溝槽和該 **鎢插塞上**;以及
  - (e)形成一銅金屬屬於該阻障層上,並填 滿該內連線溝槽。
- 2.如申請專利範圍第1項所述之金屬化製 程,其中該接觸窗所露出的基底上形成 有金屬矽化物。
- 3.如申請專利範圍第1項所述之金屬化製 程,其中該阻障層的材質係擇自下列所 組成之群組:氮化鈦(TiN),鉭(Ta),氮 化鉭(TaN),以及氮化鎢(WN)。
- 4.如申請專利範圍第1項所述之金屬化製

2

- 程,其中該銅金屬層係以電鍍法,物理 氣相沈積法,或有機金屬化學氣相沈積 法(MO-CVD)所形成。
- 5.一種整合鎢插塞與銅金屬內連線的金屬 化製程,包括下列步骤: 5.
  - (a)提供一覆蓋有介電層之半導體基底:
    - (b)於該介電層中形成包含內連線溝槽 和接觸窗的雙層嵌入式結構,露出部分 該半導體基底的表面:
- (c)以選擇性鎢沈積法於該接觸窗中形成 10. 一鎢插塞;
  - (d)形成一阻障層,覆於該介電層、該 內連線溝槽和該鎢插案上:
  - (e)於該阻障層上形成一銅金屬層,並填
- 15. 滿該內連線溝槽;以及
  - (1)去除該介電層上之銅金屬層與阻障層 而得到一平坦的表面。
  - 6.如申請專利範圍第5項所述之金屬化製 程,其中該接觸窗所露出的基底上形成 有金屬矽化物。

20.

5.

10.

15.

20.

4


- 7.如申請專利範圍第5項所述之金屬化製程,其中該阻障層的材質係擇自下列所組成之群組:氮化鈦(TiN),组(Ta),氮化组(TaN),以及氮化鎢(WN)。
- 8.如申請專利範圍第5項所述之金屬化製程,其中該銅金屬層係以電鍍法,物理氣相沈積法,或有機金屬化學氣相沈積法(MO-CVD)所形成。
- 9.如申請專利範圍第5項所述之金屬化製程,其中步驟(f)係以化學機械研磨法去除該介電層上之銅金屬層與阻障層。
- 10.一種整合鎢插塞與銅金屬內連線的金屬化製程,包括下列步驟:
  - (a)提供一覆蓋有介電層之半導體基底;
  - (b)於該介電層中形成包含內連線溝槽 和接觸窗的雙層嵌入式結構,露出部分 該半導體基底的表面;
  - (c)以選擇性鎢沈積法於該接觸窗中形成 一鎢插塞:
  - (d) 形成一阻障層·覆於該介電層、該 內連線溝槽和該鎢插塞上:
  - (e)形成一銅晶種屬於該阻障層上;

- (f)以電鍍程序於該晶種屬上形成一銅金屬層,並填滿該內連線溝槽:以及
- (g)去除該介電層上之銅金屬層、晶種屬及阻障層而得到一平坦的表面。
- 11.如申請專利範圍第10項所述之金屬化 製程,其中該接觸窗所露出的基底上形 成有金屬矽化物。
  - 12.如申請專利範圍第10項所述之金屬化 製程,其中該阻障層的材質係擇自下列 所組成之群組:氮化鈦(TiN), 鉭(Ta), 氮化鉭(TaN),以及氮化鎢(WN)。
  - 13.如申請專利範圍第10項所述之金屬化 製程,其中步驟(g)係以化學機械研磨 法去除該介電層上之銅金屬層、晶種層 及阻障層。


## 圖式簡單說明:


第一圖為一剖面示意圖,用以說明 習知利用選擇性鎢沈積在接觸窗中形成鎢 掮塞的剖面示意圖。


第二圖A~第二圖D為一系列剖面 圖,用以說明本發明一較佳實施例製作鎢 插塞與銅金屬內連線的流程。



第一圖







- 2475 -